| 出版日期：2000-01-12 总期号：352 本年期号：02 |
|
 |
amd athlon处理器
蓝光 1999年6月23日，amd发布了运用自身独创的技术推出的第7代微处理器——k7，并且重新命名为athlon。从目前amd公布的技术资料来看，athlon的性能的确卓越。 首先，从生产工艺上看，athlon最初采用0.25微米工艺时，集成了2200万支晶体管，是发布时世界上集成度最高、结构最复杂的x86微处理器，其起始时钟频率达到500mhz。amd即将采用0.18微米工艺，预计今年将推出1000mhz的athlon。 athlon芯片在体系结构上最重要的特点是采用了digital alpha芯片的ev6总线技术，总线设计速度达到了200mhz，比目前intel公司的100mhz系统总线速度要快。即使intel 采用了133mhz的外部系统总线架构，ev6仍然可以保持它的优势，而且还可以向1000mhz 的处理速度发展。它为pc其他部分性能的提升(比如agp 4x等)提供了一个良好的基础。 从amd提供的cpu内部系统结构图上可总结出，athlon 具有如下架构： 三个并行x86指令解码器； 9路并发超标量微架构； 超标量乱序执行动态调度机制；2048个入口的分支预测表和12个入口的返回堆栈； 3个超标量、乱序整数管道； 3个超标量、乱序多媒体管道，包括采用mmx alu和3dnow!指令集的浮点加法器fadd及浮点乘法器fmul、fstore； trilevel cache(三级缓存)。包括由64kb指令缓存器和64kb数据缓存器组成的一级缓存，从512kb到8mb的高速片上缓存及其64位背侧缓存控制器，可扩展的大容量板上高速缓存； 高速64位系统接口。 athlon最“酷”的就是它的全管道式浮点处理单元(fpu)，由此看来这次intel真的遇到了对手。athlon提供了3个浮点单元(装载、加、乘)，每个都采用全管道化和超标量设计。进行浮点密集运算时，管道式fpu将使athlon达到一个较高的吞吐速度，特别是和高性能的athlon内核协同工作时。简单地说，athlon准备在每个时钟周期里执行两条浮点运算指令。这将使amd在浮点密集型的应用中打一个漂亮的翻身仗，一改amd浮点处理能力差的印象，同intel全面抗衡。 和athlon的浮点运算单元相配合，它将继续采用amd引以自豪的3dnow!指令集。简单地说，3dnow!相当于对fpu的mmx多媒体扩展，而且专注于3d处理指令，它用simd(单指令、多数据)取代了传统的fpu指令如加、减、乘、载入等。它还提供了一些常用的3d函数和矢量运算函数，大大提高了3d运算的速度。 athlon最引人瞩目的还有它高达128kb的l1缓存， l1缓存保存程序最常用到的一些数据。l1缓存越大，更多的信息就可以保存在“最接近”cpu内核的地方，从而有效地缩短数据读入的延迟，赢得更快的性能。此外，许多商业软件都要经常调用重复的数据，l1缓存扩容后可以显著提高这些应用的性能。同时，amd的athlon也将像pⅡ/pⅢ那样在卡上集成大容量l2缓存，而且它的容量和速度都是可调节的——从时钟速度的1/3到全速运行，从512kb到8mb。再加上理论上要多大可以有多大的板上sram缓存，它们一起构成了amd庞大的trilevel cache体系。 从指令处理上看，athlon采用了超标量、9路并发、乱序执行的超级流水线体系，同时得到了2048条目分支预测表和12条返回堆栈的配合。芯片上的3个并行x86指令译码器先把x86指令翻译成长的微指令，使athlon最多可以支持72个指令控制单元，也就是可以同时并行运行72条x86指令！指令控制单元将微指令分配到3个整数运算单元(ieu)或3个多媒体运算/浮点运算单元(fpu)。其中整数运算单元可以支持15条微指令，最多可以同时执行30个操作。它把3个独立的运算操作分配到3个并行的整数运算单元去。每个整数运算单元都有一个地址发生器(agu)。它能通过地址优化存取l1和l2高速缓存中的数据，以保证最高的运算速度。 |
||||||||||||||||||||
