| 出版日期：2004-9-06 总期号：584 本年期号：34 |
|
 |
明年流行双核心
河南 蒜泥烧 双核心设计 首先采用独立缓存 2005年下半年，Intel和AMD都会在台式机市场引入双核心的处理器，这点并不令人意外。8月22日在加利福尼亚州的斯坦福大学开幕的微处理器国际研讨会“A Symposium On High Performance Chips（HOT CHIPS）”让我们有机会得到更深入的细节。从现在透露出来的细节看，双方的双核心处理器都采用独立缓存的设计。 从目前的工艺和技术发展程度看，处理器设计和生产商有充裕的能力提供更多的晶体管，而不是更高的频率。将两个核心整合在同一芯片上可以提高性能，能耗的增长也能得到控制，至少功率密度可以降低，确实是一个不错的主意。 第一批面向台式机设计的处理器的双核心各自有独立的高速缓存。从IBM、Sun的双核心/多核心处理器的发展过程来看，将缓存分开来设计不是性能和成本最优的方案，但设计会比较简单。Intel和AMD都面临迫切的竞争压力和制造工艺矛盾，在迈进双核心处理器的过程当中，通过选择较为简单的方案，可以降低开发工作量、控制风险、缩短上市时间。 在一两个版本的双核心处理器上市之后，估计Intel和AMD都会和双核心的领先者们那样，将双核心甚至多核心的缓存整合在一起。将缓存整合在一起理论上可以让每个处理器核心以更快的速度存取更多的数据，晶体管数量也更为经济。这样的设计效率和成本符合技术和市场的发展方向，但需要给Intel和AMD一些时间。 实际上，现有架构最适合引入双核心设计的就是AMD的处理器。AMD现有的Opteron处理器就可以通过HyperTransport总线互连。AMD透露其双核心处理器内部采用Crossbar架构互联，预计是HyperTransport的一种变种，或者说是简化。每个核心都有独立的一级缓存和二级缓存，二级缓存的容量在512KB到1MB，看来每个核心的缓存容量与目前中档的Athlon 64相当。另外，AMD会给每个核心提供一个APIC ID，这样任何新老软件都很容易识别出是双处理器或者是超线程处理器，软件兼容性上不会有任何问题。另外，AMD双核心处理器将支持SSE3指令集，许多人相信这是AMD通过AMD64与Intel进行的交叉授权的一部分。AMD的双核心处理器将采用Socket 940和939接口，前者面向工作站、服务器市场，可以支持最多8条DIMM；后者面向普通终端市场，最多支持4条DIMM。让双核心共享Hypertransport接口和双通道内存已经足够，因此AMD不需要急于引进更复杂的接口——当然，Hypertransport的频率会提升到1GHz。AMD甚至表示，现有的Opteron主板只需要升级BIOS就可以支持双核心处理器。 预计9月在旧金山召开的IDF上，Intel会发表更多的双核心处理器的细节和规划。而10月5号在圣荷西召开的Microprocessor Forum上，我们可以得到包括AMD在内的更多细节。双核心、独立缓存应该是2005年下半年新CPU的重要特征。 Intel 65纳米制造工艺 取得突破 
预计在秋季IDF上，Intel会正式宣布在65纳米制造工艺上取得的突破。有消息表明目前Intel已经拿出采用65纳米制造工艺的70Mbit的SRAM样品。而在去年11月，Intel首次发布其65nm制造工艺开发成果的时候是成功制造了4Mbit的SRAM。半导体厂商通常采用SRAM来测试制造工艺，能够生产出70Mbit的SRAM说明Intel已经有控制超过5亿个晶体管的集成电路的生产能力，这将有助于未来处理器，尤其是多核心处理器的制造。 Intel表示，65纳米制造工艺芯片电路门长度只有35nm，门电路的氧化层厚度只有1.2nm，12英寸晶圆上的芯片产出量比90nm制造工艺多33%。新工艺还采用了8层铜互连和Low-K技术。Intel表示，通过一系列的节能和性能增强技术，第二代拉伸硅制造工艺将晶体管的性能提升了10～15%，同时电流泄漏程度相比90nm制造工艺降低4倍。Intel 65纳米制造工艺将在2005年投产，采用65纳米制造工艺的处理器，也将在2005下半年发布。同时，Intel还开发了晶体管休眠“sleep transistors”技术，可以关闭大部分的SRAM单元，从而达到节能的目的，可以用于手持式设备和笔记本电脑（编者注：其实Infieon等厂商已经公布的Mobile RAM等存储单元都具有关闭暂时不使用的bank的能力，这是未来强调节能的移动设备的存储单元的重要特性之一）。 |
||||||||||||||||||||
